簡易檢索 / 檢索結果

  • 檢索結果:共5筆資料 檢索策略: "Field Programmable Gate Array".ekeyword (精準) and year="111"


  • 在搜尋的結果範圍內查詢: 搜尋 展開檢索結果的年代分布圖

  • 個人化服務

    我的檢索策略

  • 排序:

      
  • 已勾選0筆資料


      本頁全選

    1

    一種應用於子流形稀疏卷積神經網路之針對流通量優化的硬體加速器
    • 電子工程系 /111/ 碩士
    • 研究生: 賴右軒 指導教授: 阮聖彰
    • 三維點雲 (3D Point Cloud) 提供了精確的空間與深度資訊,使其在基於深度學習的視覺任務中發揮關鍵的作用,因此點雲資料對於其深度學習 (Deep Learning) 的應用變得越來越重要…
    • 點閱:320下載:0
    • 全文公開日期 2025/07/31 (校內網路)
    • 全文公開日期 2025/07/31 (校外網路)
    • 全文公開日期 2025/07/31 (國家圖書館:臺灣博碩士論文系統)

    2

    以現場可程式化閘陣列實現內建自我測試數位至時間轉換器
    • 電子工程系 /111/ 碩士
    • 研究生: 陳柔羽 指導教授: 陳伯奇 黃仁宏
    • 本論文設計一個具備寬動態範圍與高解析度三維數位至時間轉換器架構,同時提出一個以延遲迴繞法設計的時間至數位轉換器,組成一個具備內建自我測試(Built-In Self Test, BIST)電路的數位…
    • 點閱:298下載:0
    • 全文公開日期 2028/08/09 (校內網路)
    • 全文公開日期 2033/08/09 (校外網路)
    • 全文公開日期 2033/08/09 (國家圖書館:臺灣博碩士論文系統)

    3

    以FPGA為基礎的六相永磁馬達功率硬體模擬器研製
    • 電機工程系 /111/ 碩士
    • 研究生: 吳俊諺 指導教授: 黃仲欽
    • 本文旨在開發以現場可程式化邏輯閘陣列(FPGA)為基礎的六相永磁馬達功率硬體模擬器製作,用以提供各種不同參數的永磁式馬達驅動器測試。使用Simulink離線模擬以驗證模式,再採用FPGA及硬體描述語…
    • 點閱:394下載:0
    • 全文公開日期 2028/08/01 (校內網路)
    • 全文公開日期 2028/08/01 (校外網路)
    • 全文公開日期 2028/08/01 (國家圖書館:臺灣博碩士論文系統)

    4

    5G NR LDPC解碼加速器其吞吐量感知排程之設計
    • 自動化及控制研究所 /111/ 碩士
    • 研究生: 黃宏銘 指導教授: 徐勝均
    • 點閱:375下載:0
    • 全文公開日期 2026/02/09 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)

    5

    以現場可程式化閘陣列實現基於多維延遲陣列之高精度低元件利用率暨多通道數位至時間轉換器
    • 電子工程系 /111/ 碩士
    • 研究生: 陳臻 指導教授: 陳伯奇
    • 本論文提出以多維延遲陣列為基礎,結合相位排序及選擇技術實現多通道數位至時間轉換器(Digital-to-Time Converter, DTC),將參考時脈訊號利用鎖相迴路(Phase-Locked…
    • 點閱:230下載:0
    • 全文公開日期 2026/08/08 (校內網路)
    • 全文公開日期 2033/08/08 (校外網路)
    • 全文公開日期 2033/08/08 (國家圖書館:臺灣博碩士論文系統)
    1